目录
前言
常用符号和名词中英文对照
第1章概述
1.1发展简史
1.2基本概念
1.2.1数字信号
1.2.2数字电路
1.2.3设计方法
1.3硬件描述语言
1.3.1Verilog的历史
1.3.2Verilog的优点
1.3.3Verilog的EDA工具组
1.4课程性质、目标与任务
本章小结
本章习题
第2章数制与编码
2.1引言
2.2数制
2.2.1按位计数制
2.2.2数制转换
2.2.3原码、反码和补码
2.2.4补码运算
2.3编码
2.3.1数值的编码表示
2.3.2字符的编码表示
本章小结
本章习题
本章自测
第3章逻辑代数基础
3.1引言
3.2逻辑关系、逻辑代数和数字电路
3.2.1三种基本逻辑
3.2.2五种复合逻辑
3.3逻辑代数的定律和规则
3.3.1运算规则
3.3.2九大定律
3.3.3三大规则
3.4逻辑函数的描述方式
3.4.1逻辑表达式与真值表
3.4.2逻辑图
3.4.3积之和式与最小项表达式
3.4.4和之积式与最大项表达式
3.5逻辑函数的化简
3.5.1化简的意义
3.5.2化简的标准
3.5.3化简方法——公式法
3.5.4化简方法——卡诺图法
3.5.5非完全描述逻辑函数的化简
本章小结
本章习题
本章自测
第4章组合逻辑电路
4.1引言
4.2组合逻辑基本单元——集成逻辑门
*4.2.1集成电路的基本概念
*4.2.2集成逻辑门的系列
*4.2.3CMOS集成逻辑门的内部电路
4.2.4集成逻辑门的主要电气指标
4.2.5集成逻辑门的输入输出结构
4.3基于逻辑门的组合逻辑电路分析
4.3.1一般步骤
4.3.2分析举例
4.4基于逻辑门的组合逻辑电路设计
4.4.1一般步骤
4.4.2设计举例
4.5常用中规模组合逻辑器件
*4.5.1加法器
*4.5.2数值比较器
4.5.3编码器
4.5.4译码器
4.5.5数据选择器
4.6中规模组合逻辑器件的应用
4.6.1微控制器报警编码电路
4.6.2模/数转换器中的编码电路
4.6.3七段显示译码
4.6.4地址译码
本章小结
本章习题
本章自测
第5章时序逻辑电路
5.1时序逻辑电路的基本概念
5.1.1时序逻辑电路的结构与特点
5.1.2时序逻辑电路的分类
5.1.3时序逻辑电路的描述方式
5.2时序逻辑电路的基本单元——
触发器
*5.2.1基本RS触发器
*5.2.2同步RS触发器
5.2.3集成D触发器
5.2.4集成JK触发器
5.2.5集成T触发器
5.2.6触发器异步控制及功能转换
5.3基于触发器的同步时序电路
分析
5.3.1一般步骤
5.3.2分析举例
5.4基于触发器的同步时序电路
设计
5.4.1一般步骤
5.4.2设计举例
5.5常用中规模时序逻辑器件
5.5.1计数器
5.5.2移位寄存器
5.6中规模时序逻辑器件的应用
5.6.1计时器
5.6.2分频器
5.6.3序列检测器
5.6.4序列发生器
5.6.5移位型计数器
本章小结
本章习题
本章自测
第6章半导体存储器与可编程逻辑器件
6.1引言
6.2半导体存储器概述
6.2.1半导体存储器的分类
6.2.2ROM存储器
6.2.3RAM存储器
6.3半导体存储器的使用
6.4可编程逻辑器件概述
6.4.1PLD的分类
6.4.2PLD的一般结构与表示方法
6.4.3LDPLD的编程特性
*6.4.4通用阵列逻辑器件
6.5高密度可编程逻辑器件
6.5.1与或阵列结构CPLD
6.5.2单元型查找表结构FPGA
6.6PLD开发流程
6.6.1创建工程
6.6.2源程序输入
6.6.3ModelSim仿真
6.6.4引脚约束
6.6.5综合Synthesis
6.6.6布局布线/实现Implementation
6.6.7生成比特流bitstream
6.6.8下载验证
6.6.9固化程序到外部FLASH
本章小结
本章习题
本章自测
第7章数/模和模/数转换电路
7.1引言
7.2数/模转换器
7.2.1数/模转换的基本原理
7.2.2权电阻型D/A转换器
7.2.3R-2R倒T形D/A转换器
7.2.4D/A转换器的主要性能参数
7.3模/数转换器
7.3.1模/数转换的基本原理
7.3.2并行比较型A/D转换器
7.3.3逐次逼近型A/D转换器
7.3.4双积分型A/D转换器
7.3.5A/D转换器的主要性能参数
本章小结
本章习题
本章自测
附录
附录A数字电路的Verilog设计
A.1设计层次（Design Hierarchy）
A.2模块
A.3声明与规则
A.4描述方式
A.5基本词法
A.6语句
A.7数字电路Verilog设计实例
附录B数字电路的计算机仿真设计
参考文献