数字逻辑与计算机组成一直以来都是相辅相成不可分割的，本书将二者合二为一，更利于加强读者对计算机各组成部件的工作原理的理解以及融会贯通，全书主要内容包括：数据在计算机内部的二进制编码表示；数字逻辑基础内容；组合逻辑电路；各种时序逻辑处理模块的基本原理和实现方法；FPGA设计和硬件描述语言的背景知识及其使用；机器指令中涉及的各类基本运算的运算方法以及相应的运算部件；指令系统的设计；CPU的基本功能和基本结构；各类存储器的工作原理和组织形式；系统互连。

前言
第1章　二进制编码1
1.1　计算机系统概述1
1.1.1　冯·诺依曼结构计算机1
1.1.2　程序的表示与执行3
1.1.3　计算机系统抽象层5
1.2　二进制数的表示6
1.2.1　计算机的外部信息和内部数据6
1.2.2　进位计数制7
1.2.3　二进制数与其他计数制数之间的转换8
1.3　数值型数据的编码表示11
1.3.1　定点数的编码11
1.3.2　整数的表示16
1.3.3　浮点数的表示18
1.3.4　十进制数的二进制编码表示21
1.4　非数值型数据的编码表示22
1.4.1　逻辑值的表示22
1.4.2　西文字符的表示22
1.4.3　汉字的表示24
1.5　数据的宽度和存储24
1.5.1　数据的宽度和单位24
1.5.2　数据的存储和排列顺序26
1.6　本章小结27
习题27
第2章　数字逻辑基础30
2.1　逻辑门和数字抽象30
2.1.1　逻辑门30
2.1.2　数字抽象32
2.1.3　CMOS晶体管34
2.1.4　CMOS电路电气特性39
2.2　布尔代数41
2.2.1　公理系统41
2.2.2　定理42
2.3　逻辑关系描述45
2.3.1　逻辑函数45
2.3.2　真值表与波形图45
2.3.3　逻辑函数的标准表示46
2.4　逻辑函数的化简与变换48
2.4.1　代数法化简48
2.4.2　卡诺图法化简49
2.4.3　逻辑函数变换52
2.5　本章小结54
习题54
第3章　组合逻辑电路56
3.1　组合逻辑电路概述56
3.1.1　组合逻辑电路构成规则56
3.1.2　逻辑电路图57
3.1.3　两级和多级组合逻辑电路59
3.1.4　组合逻辑电路设计59
3.1.5　非法值和高阻态61
3.2　典型组合逻辑部件设计62
3.2.1　译码器和编码器62
3.2.2　多路选择器和多路分配器65
3.2.3　半加器和全加器67
3.3　组合逻辑电路时序分析68
3.3.1　传输延迟和最小延迟68
3.3.2　竞争冒险70
3.4　本章小结70
习题71
第4章　时序逻辑电路74
4.1　时序逻辑电路概述74
4.1.1　时序逻辑与有限状态机74
4.1.2　时序逻辑电路的基本结构76
4.1.3　时序逻辑电路的定时77
4.2　锁存器和触发器77
4.2.1　双稳态元件77
4.2.2　SR锁存器78
4.2.3　D锁存器79
4.2.4　D触发器79
4.2.5　T触发器81
4.3　同步时序逻辑设计82
4.3.1　同步时序逻辑设计步骤82
4.3.2　状态图/状态表设计83
4.3.3　状态化简和状态编码86
4.3.4　电路设计和分析88
4.4　典型时序逻辑部件设计92
4.4.1　计数器92
4.4.2　寄存器和寄存器堆95
4.4.3　移位寄存器97
4.5　本章小结100
习题100
第5章　FPGA设计和硬件描述语言103
5.1　可编程逻辑器件和FPGA设计103
5.1.1　可编程逻辑器件103
5.1.2　存储器阵列106
5.1.3　FPGA设计概述109
5.1.4　专用集成电路110
5.2　HDL概述111
5.2.1　VHDL和Verilog HDL111
5.2.2　基于HDL的数字电路设计流程112
5.3　Verilog语言简介116
5.3.1　模块、端口和实例化116
5.3.2　标识符、常量和注释117
5.3.3　数据类型118
5.3.4　运算符及其优先级121
5.4　Verilog的建模方式125
5.4.1　三种建模方式125
5.4.2　行为建模中的过程语句129
5.5　Verilog代码实例136
5.5.1　组合逻辑代码实例136
5.5.2　时序逻辑代码实例137
5.6　本章小结139
习题140
第6章　运算方法和运算部件143
6.1　基本运算部件143
6.1.1　串行进位加法器143
6.1.2　并行进位加法器145
6.1.3　带标志加法器147
6.1.4　算术逻辑部件149
6.2　定点数运算150
6.2.1　补码加减运算150
6.2.2　原码加减运算152
6.2.3　移码加减运算153
6.2.4　原码乘法运算153
6.2.5　补码乘法运算158
6.2.6　快速乘法器160
6.2.7　原码除法运算163
6.2.8　补码除法运算168
6.3　浮点数运算170
6.3.1　浮点数加减运算171
6.3.2　浮点数乘除运算176
6.4　本章小结179
习题179
第7章　指令系统182
7.1　指令系统概述182
7.2　指令系统设计183
7.2.1　操作数和寻址方式183
7.2.2　操作类型和操作码编码186
7.2.3　标志信息的生成与使用188
7.2.4　指令系统风格190
7.2.5　异常和中断处理192
7.3　指令系统实例：RISC-V架构193
7.3.1　RISC-V指令系统概述194
7.3.2　RISC-V指令参考卡196
7.3.3　基础整数指令集199
7.3.4　可选扩展指令集204
7.4　本章小结206
习题207
第8章　中央处理器212
8.1　CPU概述212
8.1.1　CPU的基本功能212
8.1.2　CPU的基本组成213
8.1.3　数据通路与时序控制215
8.1.4　计算机性能与CPU时间216
8.2　单周期CPU设计218
8.2.1　指令功能的描述219
8.2.2　单周期数据通路的设计220
8.2.3　控制器的设计231
8.2.4　时钟周期的确定239
8.3　多周期CPU设计240
8.3.1　多周期数据通路的设计240
8.3.2　硬连线控制器设计244
8.3.3　微程序控制器设计246
8.3.4　带异常处理的CPU设计247
8.4　流水线CPU设计251
8.4.1　流水线CPU概述251
8.4.2　指令的流水段分析252
8.4.3　流水线数据通路的设计255
8.4.4　流水线控制器的设计259
8.5　流水线冒险及其处理261
8.5.1　结构冒险261
8.5.2　数据冒险262
8.5.3　控制冒险266
8.6　高级流水线技术271
8.6.1　静态多发射处理器272
8.6.2　动态多发射处理器275
8.7　本章小结277
习题278
第9章　存储器层次结构282
9.1　存储器概述282
9.1.1　存储器的基本元件282
9.1.2　存储器的层次结构283
9.2　主存储器的基本结构284
9.2.1　主存储器的组成和基本操作284
9.2.2　SRAM芯片和DRAM芯片285
9.2.3　存储器芯片的扩展288
9.3　高速缓冲存储器289
9.3.1　程序访问的局部性289
9.3.2　cache的基本工作原理291
9.3.3　cache行和主存块之间的映射方式292
9.3.4　cache中主存块的替换算法300
9.3.5　cache的一致性问题302
9.3.6　cache设计应考虑的问题303
9.3.7　cache结构举例307
9.3.8　cache和程序性能308
9.4　虚拟存储器309
9.4.1　虚拟存储器的基本概念309
9.4.2　进程的虚拟地址空间310
9.4.3　虚拟存储器的实现312
9.4.4　存储保护319
9.5　本章小结320
习题320
第10章　系统互连与输入/输出326
10.1　外设与CPU和主存的互连326
10.1.1　外设的分类和特点326
10.1.2　系统总线及互连结构330
10.2　I/O接口和I/O端口335
10.2.1　I/O接口的功能和通用结构335
10.2.2　I/O端口及其编址方式337
10.3　输入/输出控制方式338
10.3.1　程序直接控制I/O方式338
10.3.2　中断控制I/O方式342
10.3.3　DMA控制I/O方式349
10.4　I/O子系统中的I/O软件352
10.4.1　I/O子系统层次结构352
10.4.2　与设备无关的I/O软件354
10.4.3　设备驱动程序355
10.4.4　中断服务程序356
10.5　本章小结357
习题358
参考文献361