前言
第1章可编程逻辑设计概述
1.1可编程逻辑设计简介
1.1.1可编程逻辑器件发展史
1.1.2可编程逻辑器件特性
1.1.3可编程逻辑器件应用领域
1.1.4可编程逻辑器件产品分类
1.2设计开发流程
1.3常用开发环境和EDA工具
1.3.1Xilinx系列开发环境和工具
1.3.2Altera系列开发环境和工具
第2章CPLD/FPGA结构原理
2.1CPLD的原理与基本结构
2.1.1逻辑块
2.1.2全局可编程布线区
2.1.3I/O块
2.2FPGA的原理与基本结构
2.2.1FPGA的特点与分类
2.2.2基于查找表的FPGA的基本原理
2.2.3FPGA的基本结构
2.3CPLD与FPGA的比较
2.4Altera FPGA器件系列
2.4.1Altera性能器件
2.4.2Altera低成本器件
第3章Quartus Ⅱ 开发环境
3.1软件介绍
3.1.1软件安装
3.1.2用户界面
3.1.3软件的工具与功能
3.2设计流程
3.2.1电路设计
3.2.2综合
3.2.3布局布线
3.2.4仿真
3.2.5配置与下载
3.3可支持扩展的EDA工具
3.4DDS信号发生器电路设计
第4章ModelSim仿真软件
4.1软件介绍
4.1.1软件安装
4.1.2用户界面
4.1.3ModelSim仿真方式
4.2仿真设计
4.2.1基本仿真步骤
4.2.2功能仿真
4.2.3时序仿真
4.3高级操作与应用
第5章Verilog HDL概述与基本语法
5.1Verilog HDL概述
5.1.1什么是 Verilog HDL
5.1.2Verilog HDL的产生和发展
5.1.3不同层次的Verilog HDL抽象
5.1.4Verilog HDL的特点
5.2数据类型及运算符
5.2.1常量
5.2.2变量
5.2.3运算符
5.3模块结构及描述类型
5.3.1模块结构
5.3.2过程语句
5.3.3块语句
5.3.4赋值语句
5.4逻辑控制语句
5.4.1条件语句（if_else语句）
5.4.2case语句
5.4.3循环语句
5.5系统任务与函数语句
5.5.1系统任务
5.5.2函数
5.5.3常用的系统任务和函数
5.6Verilog HDL设计实例
5.6.1语法总结
5.6.2设计实例
第6章IP核及其应用
6.1IP概念及特点
6.2锁相环
6.2.1锁相环概述
6.2.2项目要求
6.2.3实现过程
6.2.4代码实现
6.2.5仿真结果
6.3ROM
6.3.1项目要求
6.3.2实现过程
6.3.3代码实现
6.3.4仿真结果
6.4RAM
6.4.1项目要求
6.4.2实现过程
6.4.3代码实现
6.4.4仿真结果
第7章设计与实验
7.1多路选择器
7.1.1基本原理
7.1.2设计要求
7.1.3模块代码
7.1.4仿真测试
7.1.5结果分析
7.2分频
7.2.1基本原理
7.2.2设计要求
7.2.3模块代码
7.2.4仿真测试
7.2.5结果分析
7.3BCD与二进制的转换
7.3.1基本原理
7.3.2设计要求
7.3.3模块代码
7.3.4仿真测试
7.3.5结果分析
7.4数码管显示
7.4.1基本原理
7.4.2设计要求
7.4.3模块代码
7.4.4仿真测试
7.4.5结果分析
7.5VGA显示驱动
7.5.1VGA
7.5.2VGA显示原理
7.5.3设计要求
7.5.4模块代码
7.5.5仿真测试
7.5.6结果分析
7.6循环LDPC编译码
7.6.1基本原理
7.6.2设计要求
7.6.3模块代码
7.6.4仿真测试
7.6.5结果分析